JEDEC близка к финализации стандарта SPHBM4, который задуман как более «приземлённый» способ получить пропускную способность уровня HBM4 без сверхшироких шин на 1024–2048 бит. Идея в том, чтобы перейти к 512-битному интерфейсу и компенсировать ширину за счёт сериализации 4:1, сохраняя итоговую пропускную способность на уровне HBM4-класса. Такой подход должен снизить требования к площади на кристалле со стороны контроллеров и разводки, что особенно важно для ускорителей, где каждый миллиметр кремния влияет и на вычислительные блоки, и на общий баланс возможностей.
Внутри концепции предполагается использование стандартных DRAM-слоёв HBM4 и отдельного базового кристалла, который берёт на себя работу с «широкой» памятью и преобразует её в более компактный интерфейс для процессора. За счёт привязки к привычной логике HBM сохраняется и потенциал по ёмкости стека, а для будущих вариантов заявляется ориентир вплоть до 64 ГБ на стек в HBM4E-классе. Главная ставка делается на то, что более узкий интерфейс позволит эффективнее масштабировать суммарный объём памяти в составе крупных решений, не упираясь так жёстко в ограничения по ширине шин и сложности размещения множества стеков.
При этом SPHBM4 не выглядит прямым конкурентом массовой графической памяти. Даже если такая память теоретически могла бы дать высокий запас пропускной способности, её стоимость всё равно формируется не только стандартом, но и самим подходом: стековые кристаллы, TSV, сложная сборка и контроль качества заметно дороже и хуже масштабируются по цене, чем чипы на плате. Сильная сторона SPHBM4 — органические подложки и отказ от дорогих решений уровня интерпозеров, что должно снизить стоимость интеграции и расширить варианты компоновки, но это не отменяет того, что для игровых видеокарт GDDR7 остаётся более логичным выбором по себестоимости и массовости.