Компания AMD обнародовала актуальную дорожную карту развития серверных процессоров линейки EPYC, рассчитанную на период с 2024 по 2030 год. Текущее пятое поколение чипов под кодовым наименованием Turin опирается на архитектуры Zen 5 и Zen 5c. Данные процессоры предлагают переработанную иерархию кэш-памяти, а также оптимизированный аппаратный блок для работы с 512-битными векторами искусственного интеллекта.
В 2026 году запланирован выход шестого поколения EPYC под названием Venice, создаваемого на базе архитектур Zen 6 и Zen 6c. Новое семейство станет первым в отрасли решением с использованием 2 нм техпроцесса, предложит до 192 потоков, интеграцию памяти стандарта JEDEC MRDIMM и первую среди x86-архитектур поддержку интерфейса PCIe Gen 6. На 2028 год намечен релиз седьмого поколения Florence на ядрах Zen 7 и Zen 7c с новыми инструкциями AI Compute Extensions и поддержкой оперативной памяти LPDDR.
Восьмое поколение серверных чипов EPYC с кодовым именем Ravenna появится в 2030 году и будет использовать семейство микроархитектур Zen 8. В настоящий момент данная платформа находится в стадии активной разработки. Последовательное обновление архитектур направлено на расширение возможностей высокопроизводительных вычислительных центров и систем обработки задач искусственного интеллекта.